SDBOX - ciekawy cart

[Kisiel]

to fakt większy takt zwiększa kulturę, a nie mówiłem, że krytycy literaccy ?

Prawda jest taka że nikt na forum nie jest od tego aby wyjaśniać błędy w konstrukcji SDBOX.
Naprawa uszkodzonych komputerów spoczywa nie na forumowiczach tylko na producencie czyli 11111olo. To w jego interesie leży odzyskanie dobrego imienia jako solidnego sprzedawcy biorącego odpowiedzialność za produkt.

Problem w tym, że jak się kradnie Bomberlandie, znaki graficzne UbiSoft to się nie ma szacunku do prawa, bo się stoi ponad nim.

[shango]

Prosty test wystarczy miec watomierz z marketu za 30 zl co ma tolerancję pomiaru 3% i wykonac go na komputerze PC. Pierwszy pomiar 176 watt Procesor nieobciążony i nie podkręcony C2 E8400 2 x 3 Ghz (pomijam tu co w środku kompa siedzi). Pomiar drugi podkręciłem procka na 3.5 Ghz wykonałem pomiar 203 watt. Test zrobiony na zestawie bez żadnego obciążenia. Jak pisałem logiczne jest że jak się zwiększy szybkość to będzie pobór większy, to nie perpetum mobile jest akcja i reakcja.

[hobocti77x]

wegi

To pytanie jest bezsensu, oczywiście że ten sam układ przy większej częstotliwości będzie w jednostce czasu  pobierał więcej prądu, ale dla jednego zmiana częstotliwości z  1 na 8 MHz to będzie różnica kilku procent, a dla innego kilkudziesięciu, to zależy od konkretnego układu jak i konfiguracji w której pracuje. A aby trzymać się ściśle twojego pytania :"... pobierze więcej prądu czy nie "odpowiedz sobie sam np. na przykładzie "typowego" układu np.

http://www.xilinx.com/support/documentation/data_sheets/ds057.pdf
str. 2
A teraz pytanie za pytanie :
Jeśli mamy typowy układ który do wykonania zadania potrzebuje 200 mln operacji po czym się zatrzymuje to moje pytanie brzmi kiedy "pobierze więcej prądu"na wykonanie zadania  np. czy gdy wykona je przy częstotliwośi 1 MHz czy przy 178 MHz. ?
No i który z nich wykona więcej zadań na takim samym źródle zasilania (ogniwie)

[Kisiel]

A ja mam lepsze pytanie dlaczego:

Kisiel:

Pierwszy przykład z brzegu
Texas Instruments MSP430 konsumpcja 100uA/Mhz , to rekordzista w oszczędzaniu energii.

MSP430™
Microcontrollers
Ultra-low power
Battery Life > 20 Years
•<100 μA/MHz
•0.1μA RAM Retention
•<1μA RTC Mode

Przećwiczmy to:
1Mhz => 100uA
2Mhz => 200uA
3Mhz => 300uA
4Mhz => 400uA
.
.
.
akurat go programuje więc był pod ręką da się go kręcić do 16Mhz.

Ale myślę że chłopcy Texas Instruments tak znamiennym konstruktorze z Polski mogą buty czyścić.

Więc może LPC , CORTEX M0, http://www.nxp.com/documents/data_sheet/LPC1102_1104.pdf

system clock = 12 MHz, VDD= 3.3 V => 2 mA
system clock = 50 MHz, VDD= 3.3 V => 7 mA

co stoi całkowicie w sprzeczności z tym:

hobocti77x:

ale dla jednego zmiana częstotliwości z 1 na 8 MHz to będzie różnica kilku procent,

Głupi ludzie piszą te notki dotyczące procesorów.
Nawet 6502 produkowany przez CBM ma napisane zużycie prądu od wartości MHZ. Co oznacza wzrost 1 Mhz na 2 Mhz powoduje wzrost zapotrzebowania na prąd 100% ale zmiana z 7Mhz na 8 nie powoduje wzrostu o kilka dziesiąt procent. W tym przypadku zmiana 1Mhz na 8Mhz powoduje ośmiokrotne większe zużycie prądu czyli 800%
Cały świat zwariował tylko w Polsce są tak inteligentni "producenci"

[hobocti77x]

".. a dla innego kilkudziesięciu, to zależy od konkretnego układu jak i konfiguracji w której pracuje."
Kisiel
Jak kogoś cytujesz to rób to porządnie, a nie tak że zmieniasz treść wypowiedzi i zaczynasz manipulować.
A co do twojego MSP430™ Ultra-low power, to akurat producent podaje dla niego częstotliwość maksymalną  8 MHz a to że uruchomi się przy 16 MHz i nawet pracuje wcale nie znaczy że we wszystkich warunkach będzie  pracować poprawnie i przetrwa przez cały przewidziany okres eksploatacji.
A jak myślisz dlaczego TI oprócz "Ultra-low power" produkują "Low Power + Performance" z częstotliwości do 25 MHz i "195 μA / MHz active" w końcu i szybciej a i zużycie energii na 1 MHz jakby mniejsze
http://www.ti.com/lsds/ti/microcontrollers_16-bit_32-bit/msp/low_power_performance/ms  p430f5x_msp430f6x/overview.page

A co do produkcji procesorów w latach 70/80 czyli 6502 to ich "katalogowa" częstotliwość była nieco inaczej określana np. CBM o ile pamiętam oferował te układy do częstotliwości 3 MHz i te 1 i 3 były produkowane w tej samej technologii, co najwyżej później je testowano i tak nadawano parametry. Zresztą klasyczny 6502 w latach 70 i tak nie miałby z czym pracować powyżej 2 MHz choćby dlatego że nie wydłuża cyklu zapisu i pamięci dynamiczne były zbyt wolne.

[Amun-Ra]

wegi:

Czy ktoś z niezależnych krytyków hardwareowych nie będących mną i kisielem może potwierdzić, że większy takt zwiększa pobór prądu lub to obalić ? KB777 Amun Ra - DO TABLICY !!!

W omawianych przez nas sytuacjach (układy logiczne, CPU, MCU) - zwiększa. Podawałem przykład z najprostszymi CMOS-ami, Kisiel podawał zależność w MSP430.

hobocti77x:

W czym i gdzie bo akurat w zasilaczach zwiększenie częstotliwości zmniejsza ilość strat na nim a więc obniża jego temperaturę i de facto zmniejsza ilość pobieranej energii przy takim samym obciążeniu.

To nie jest tak zero-jedynkowo jeśli nie spojrzymy na całkowitą efektywność a przyjrzymy się jej w środku: ze wzrostem częstotliwości przełączania wzrastają straty mocy w tranzystorach, wzrasta współczynnik strat ferrytów

hobocti77x:

Porównaj sobie zasilacz liniowy z impulsowym

Co konkretnie chcesz porównać? To są przecież inne konstrukcje.

hobocti77x:

Jeśli mamy typowy układ który do wykonania zadania potrzebuje 200 mln operacji po czym się zatrzymuje to moje pytanie brzmi kiedy "pobierze więcej prądu"na wykonanie zadania np. czy gdy wykona je przy częstotliwośi 1 MHz czy przy 178 MHz. ?

Pytanie uzupełniające: kiedy "zatrzymuje się" układ CPLD/FPGA? :>

[Amun-Ra]

hobocti77x:

A co do twojego MSP430™ Ultra-low power, to akurat producent podaje dla niego częstotliwość maksymalną 8 MHz a to że uruchomi się przy 16 MHz i nawet pracuje wcale nie znaczy że we wszystkich warunkach będzie pracować poprawnie i przetrwa przez cały przewidziany okres eksploatacji.

To sprawdź sobie co podaje Atmel dla swoich AVR-ów używając jednostek µA/MHz...

Wracając do procesorów z poprzedniej epoki - taki NMOS-owy Z80 miał wersje taktowane w przedziale 2,5..8 MHz, CMOS-owy 4-20 MHz. Jeśli znamy zasadę działania NMOS i CMOS - odpowiedź na pytanie czy ze zwiększeniem częstotliwości taktorania zwiększy się moc strat stanie się oczywista.

Dyskusja o pracy łączonej z usypianiem nie należy do poruszanego tu tematu - olocart z tego co widziałem nie używa funkcji zarządzania energią.

[hobocti77x]

Amun-Ra
Pytanie uzupełniające: kiedy "zatrzymuje się" układ CPLD/FPGA?
Wyobraż sobie że jak każdy układ kiedy odetnie mu się zasilanie zawsze można zrobić tak że układ załacza się "wykonanie zadania" lub w oczekiwaniu przełączy na jakiś minimalny "obwód" wewnętrzny i to bez stosowania funkcji zarządzania energią.
Amun-Ra
To sprawdź sobie co podaje Atmel dla swoich AVR-ów używając jednostek µA/MHz..
Zły przykład. A skąd wiesz z jaką częstotliwością naprawdę pracuje skoro producent nigdy tego nie podaje (poza taktowaniem zewnętrznym)  a na 99.99 proc stosuje mnożenie częstotliwości wewnątrz układu. ? Zresztą nie tylko on.
Amun-Ra
Wracając do procesorów z poprzedniej epoki - taki NMOS-owy Z80 miał wersje taktowane w przedziale 2,5..8 MHz, CMOS-owy 4-20 MHz. Jeśli znamy zasadę działania NMOS i CMOS - odpowiedź na pytanie czy ze zwiększeniem częstotliwości taktowania zwiększy się moc strat stanie się oczywista.
Skoro znajomość zasady działania układów CMOS jest dla ciebie tak oczywista to powinieneś wiedzieć to :
" W starszych technologiach prąd podprogowy wyłączonego tranzystora był tak mały, że można go było zaniedbać. Jednak w technologiach, w których długość bramki jest rzędu 100 nm i mniej, napięcia progowe tranzystorów są znacznie mniejsze, niż w starszych technologiach. Skracanie kanału tranzystora zmusza do zmniejszania napięcia zasilania układu, a przy niższym napięciu zasilania niższe musi być również napięcie progowe . Posługując się wzorem (W12-1) można pokazać, że prąd podprogowy rośnie o rząd wielkości, gdy napięcie progowe maleje o wartość równą 2,3nkT/q. W temperaturze otoczenia wartość ta wynosi od 60 mV (dla n=1) do 90 mV (dla n=1,5). Stąd łatwo policzyć, że zmniejszenie napięcia progowego z wartości 0,7 ... 0,8 V (typowej dla układów o napięciu zasilania 5V) do 0,3 ... 0,4 V (typowej dla układów o napięciu zasilania rzędu 1 V) daje wzrost prądu podprogowego o 4 ... 6 rzędów wielkości, a nawet więcej. Prąd podprogowy jest wówczas na tyle duży, że związany z nim pobór mocy może stanowić znaczącą część całkowitego poboru mocy układu. "
Czyli logicznie im mniejszy tranzystor CMOS tym większy pobór prądu bo aż  4...6 razy
a zmiana częstotliwości to tylko liniowo

[Amun-Ra]

hobocti77x:

Amun-Ra: Pytanie uzupełniające: kiedy "zatrzymuje się" układ CPLD/FPGA?
Wyobraż sobie że jak każdy układ kiedy odetnie mu się zasilanie  zawsze można zrobić tak że układ załacza się "wykonanie zadania" lub w oczekiwaniu przełączy na jakiś minimalny "obwód" wewnętrzny i to bez stosowania funkcji zarządzania energią.

Zaproponuj zatem Olowi tę innowacyjną metodę oszczędzania prądu przez wyciąganie cartridge'a podczas pracy komputera.

hobocti77x:

Amun-Ra: To sprawdź sobie co podaje Atmel dla swoich AVR-ów używając jednostek µA/MHz..
Zły przykład. A skąd wiesz z jaką częstotliwością naprawdę pracuje skoro producent nigdy tego nie podaje (poza taktowaniem zewnętrznym) a na 99.99 proc stosuje mnożenie częstotliwości wewnątrz układu. ? Zresztą nie tylko on.

Przykład dobry, chyba, że wykażesz, że przy zmianie *zewnętrznego* kwarcu zmienia się wewnętrzna PLL.

hobocti77x:

Amun-Ra: Wracając do procesorów z poprzedniej epoki - taki NMOS-owy Z80 miał wersje taktowane w przedziale 2,5..8 MHz, CMOS-owy 4-20 MHz. Jeśli znamy zasadę działania NMOS i CMOS - odpowiedź na pytanie czy ze zwiększeniem częstotliwości taktowania zwiększy się moc strat stanie się oczywista.
Skoro znajomość zasady działania układów CMOS jest dla ciebie tak oczywista to powinieneś wiedzieć to :
" W starszych technologiach prąd podprogowy wyłączonego tranzystora był tak mały, że można go było zaniedbać. [...]
Czyli logicznie im mniejszy tranzystor CMOS tym większy pobór prądu bo aż 4...6 razy
a zmiana częstotliwości to tylko liniowo

Teraz już wiesz, dlaczego nie miałem na myśli prądu podprogowego wyłączonego (lub włączonego) tranzystora, a wpływu częstotliwości taktowania na częstość jego *przełączania* w jednostce czasu. Podkreślę, chodzi mi o prąd pobierany przez pracujący układ logiczny, nie pobór prądu czterech NAND-ów z pullupem wejść do Vcc.

[Mef]

Łojaaa, no niby widziałem, że tu w tym wątku się sypie niezłymi pierdami bez celu, ale to co się porobiło na tej stronie to już jakiś kosmos zupełny!

Każdy chce dołączyć to masturbacyjnego kółeczka chwalenia się wiedzą i skrupulatnością w podawaniu danych na temat pracy wybranej gałęzi układów scalonych w określonych warunkach. A po kiego? Jak się procesor grzeje i jaki jest koń - każdy widzi, nie ma co roztrząsać. Są pewne fakty z którymi się nie wojuje.

Dajcie sobie już spokój, bo jedyne co dalej trzyma tą dyskusję na jakimkolwiek wspólnie obranym kursie to pożądanie posiadania ostatniego słowa. Panowie, nie tędy droga. Niech O1o Gwoździolut robi dalej co chce, są rodzaje zeszmacenia którego mu nawet zarobione na tym pieniądze nie zrekompensują.

Peace!

[Kisiel]

A ja ujmę to trochę inaczej.
W rzeczonej "dyskusji" ścierają się dwa poglądy.

Wiary i smutnej rzeczywistości.
Wiara w cuda, to olo, jerry i helix  (tzw. trójca święta kto zna wiarę chrześcijańską to wie dlaczego), który przeczy faktom zawartym w podręcznikach od fizyki, karatach katalogowych
Zaczynając od
np. CBM 65CE02 3,5mA/Mhz stara technologia, do 10Mhz. strona 8.
np. MSP430 100uA/Mhz lub np. 220uA/Mhz wersja do 16Mhz, nowa technologia
AVR,Renesans... multum tego jest
ale np. CM0 pobiera nie liniową wartość od 1Mhz m.in. dlatego że wzrasta ilość waitstate w zależności od progu częstotliwości ( 12Mhz to 2mA a 50Mhz to 7mA.)
Na przykładzie CPLD i low power mode.... kończąc
Oczywiście nikogo nie przekonasz do faktów jak ktoś wierzy cuda.
Pozostałe znane cuda:
czym szybciej jadę samochodem tym mniejsze zużycie paliwa.
Czym szybciej biegnę tym mniej się męczę.
To dobrze że mamy takich zdolniachów na wiosce którzy wymyślili perpetuum mobile

[shango]

Po prostu niektórzy są zwolennikami fizyki/elektroniki alternatywnej ale dyskusja ciekawa jak z fanatykami pewnego ojca dyrektora z torunia. No i szacunek dla ciebie za to że chce ci się na takie brednie odpisywać.

[Amun-Ra]

Mef:

Każdy chce dołączyć to masturbacyjnego kółeczka chwalenia się wiedzą i skrupulatnością w podawaniu danych na temat pracy wybranej gałęzi układów scalonych w określonych warunkach. A po kiego? Jak się procesor grzeje i jaki jest koń - każdy widzi, nie ma co roztrząsać. Są pewne fakty z którymi się nie wojuje.

Jak widać - nie każdy widzi. Chociaż wczoraj po tym, jak sobie uzmysłowiłem ile czasu zamarnowałem na prostowanie podstaw elektroniki, doszedłem do wniosku, że w tym wątku już raczej nie będę kopał się z koniem. :>

[KB777]

1. A ma ktoś wolnego SDBOXa do zbadania ? Mi spalenie C64 nie straszne, do zabaw i tak używam paru nadmiarowych płyt z odzysku.
2. hobocti77x, podziel się ziołem Co ma zasilacz impulsowy do naszej dyskusji ?
3. Czas propagacji vs moc (czyli -10 vs -7 i co z tego wynika; trochę też I vs C). Ktoś z tutaj obecnych robił kiedyś layout układu cyfrowego (CMOS), dobierał szerokości bramek i robił symulacje ?
4. Olo podrzucił schemat tego co wpakowano do CPLD. Rzeczywiście HGW po co Dot-Clock tam jest. Bez wiedzy w jaki sposób c64_in_io1 z niego korzysta można jedynie zgadywać jaki może być wpływ tego ~8 MHz na pobór prądu. Używać tego jako zegara do czegokolwiek - po ch*  Może jakiś opóźniacz zrobiony na dot-clocku ?? Zgadywać se można.
5. No, ale rzeczywiście też HGW co było wybrane - czy 'low power' czy 'high performance'.

Powiedzmy tak - interesuje mnie w tym przypadku sprzęt (w oderwaniu od tego że stoi za tym Olo) bo mało komu się chce cokolwiek robić, więc zawsze to jakaś ciekawostka.

[F7sus4]

Sorry za oneshot offtop, ale jakie konkretnie problemy generuje SD-Box? Jakos nie mialem sily przerabiac 14 stron tej, jakze tresciwej, lektury.

Mam tutaj wlasnie dwie plyty po pewnym czasie testowania z tym pudlem - na jednej jest problem z PLA, na drugiej RAM przestal "trzymac" dane pod okreslonymi adresami (pod lupa jest tam jakis kompletny random). Przypadek, czy potencjalny zwiazek przyczynowo-skutkowy? (Zasilacza nie podejrzewam, pracuje na nim z innymi C64 od lat - wszystko jest w porzadku, napiecia podaje tak, jak powinien.)