Podkreślam jeszcze raz, różnicę: to że upala dowiedziałem się od użytkowników którym bynajmniej nie było do śmiechu i po tym i tylko po tym zajrzałem do schematu xilinx'a jaki olobrat wrzucił w net.
Ty robisz zupełnie inaczej, nie masz a gadasz no i taki fuks że bredniami plujesz od roku a o tym fakcie przypomniało się tylko tobie na koniec tego forum.
ROBISZ Z KURWY LOGIKĘ .. że tak dzbanie przytoczę język który określa takiego ssaka parówkowego 
No właśnie różnica:
- Hejt 5 letni kisiela że olobox upala PLA
- kisiel jest tak głupi że nie wie że dotclockiem sobie olo robił delay
- kisiel jest tak głupi że nie kuma czemu olo robił delay na dotclocku - wytłumaczę ci:
bo olo robił ze schematu i nie umiał w VHDL zrobić IF FALLNG EDGE
- geniusz kisiel nadal nie wie że gdyby olo zbyt szybko odczytywał dane kiedy PLA ich jeszcze nie zdążyłoby wystawić - wszystko co mogłoby się stać to zatrzaskiwanie śmieci do rejestru - jak widać dobrze dobrał timing i sdbox się bankuje -
czego geniusz kisiel raczył nie zauważyć, za to wszędzie darł swój głupi ryj że olobox upala PLA - końcowo robiąc z siebie pośmiewisko
Mamy tu 2 przypadki gdzie zjarały się SIDy przy TDC - to skuteczność 20x silniejsza jak u ola któremu zjarało się 1 PLA przy 100+ sdbox
Gdyby przy sdbox upaliło się 20 PLA dorównując statystyce kisiela - miszczu kisiel uznałby to za POMÓR i celową demolkę C64
Na tej bazie mógłbym rozwinąć hejt 20 x silniejszy od kisiela ale spokojnie pytam - nie jestem kisiel
Ja pytam co jest i nie robię gnoju jak miszcz kisel gwno HW - wtedy to jest FEJK
